V oblasti elektroniky je najdôležitejšou koncepciou, na ktorej pracuje každý komponent, „ Logické brány „. Pretože koncept logických brán je implementovaný do všetkých funkcií, ako napríklad do integrovaných obvodov, senzorov, prepínania, mikrokontrolérov a procesorov, šifrovania a dešifrovania a ďalších. Okrem nich existujú široké aplikácie logických brán. Existuje veľa druhov logických brán ako Adder, Subtractor, Full Sčítačka , Plný odčítavač, Polovičný odčítavač a mnoho ďalších. Tento článok teda poskytuje súhrnné informácie o polovičný odčítací obvod , tabuľka pravdy polovičného odčítavača a súvisiace pojmy.
Čo je polovičný odčítavač?
Predtým, ako budeme diskutovať o polovičnom odčítavači, musíme poznať binárne odčítanie. Pri binárnom odčítaní je proces odčítania podobný aritmetickému odčítaniu. Pri aritmetickom odčítaní sa používa základný číselný systém 2, zatiaľ čo pri binárnom odčítaní sa na odčítanie používajú binárne čísla. Výsledné výrazy možno označiť rozdielom a požičať si.
Najdôležitejší je polovičný odčítavač kombinačný logický obvod ktorý sa používa v digitálna elektronika . V zásade ide o elektronické zariadenie alebo inak povedané, môžeme to povedať ako logický obvod. Tento obvod sa používa na vykonávanie odčítania dvoch binárnych číslic. V predchádzajúcom článku sme už diskutovali koncepcie polovičnej sčítačky a celého obvodu sčítačky ktorá pre výpočet používa binárne čísla. Obdobne odčítací obvod používa na odčítanie binárne čísla (0,1). Obvod polovičného odčítavača môže byť zostavený z dvoch logické brány, a to brány NAND a EX-OR . Tento obvod dáva dva prvky, ako je rozdiel, ako aj výpožičky.
Rovnako ako v binárnom odčítaní, hlavná číslica je 1, môžeme generovať výpožičku, zatiaľ čo odčítanie 1 je nadradené minuende 0 a z tohto dôvodu bude výpožička potrebná. Nasledujúci príklad poskytuje binárne odčítanie dvoch binárnych bitov.
Prvá číslica | Druhá číslica | Rozdiel | Požičať si |
0 | 0 | 0 | 0 |
1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 |
Vo vyššie uvedenom odčítaní môžu byť dve číslice reprezentované písmenami A a B. Tieto dve číslice môžu byť odpočítané a dajú výsledné bity ako rozdiel a požičané.
Keď pozorujeme prvé dva a štvrté riadky, rozdiel medzi týmito riadkami, potom rozdiel a výpožička sú podobné, pretože podtrend je menší ako minuend. Podobne, keď sledujeme tretí riadok, hodnota minuendy sa odčíta od čiastkového trendu. Takže rozdiel a požičané bity sú 1, pretože číslica podčiarknutia je lepšia ako číslica minuendy.
Tento kombinačný obvod je základným nástrojom pre akýkoľvek druh digitálny obvod poznať možné kombinácie vstupov a výstupov. Napríklad, ak má odčítač dva vstupy, výsledné výstupy budú štyri. O / p polovičného odčítavača je uvedený v nasledujúcej tabuľke, čo bude znamenať bit rozdielu aj bit bit. Vysvetlenie tabuľky pravdy obvodu je možné vykonať pomocou logických brán ako operácia logickej brány EX-OR a operácia brány AND, za ktorou nasleduje brána NOT.
Riešenie tabuľky pravdy pomocou K-mapa je zobrazený nižšie.
polovica odčítavača k mapa
The polovičný odčítací výraz pomocou pravdivostnej tabuľky a K-mapy možno odvodiť ako
Rozdiel (D) = ( x’y + xy ')
= x ⊕ r
Požičať (B) = x’y
Logický obvod
The polovičný odčítací logický obvod možno vysvetliť použitím logických brán:
- 1 brána XOR
- 1 NIE brána
- 1 A brána
Zastúpenie je
Logický obvod polovičného odčítavača
Bloková schéma polovodiča
Bloková schéma polovodiča je zobrazená vyššie. Vyžaduje dva vstupy a poskytuje dva výstupy. Tu sú vstupy predstavované s A&B a výstupy sú Difference a Borrow.
Vyššie uvedený obvod môže byť navrhnutý s bránami EX-OR a NAND. Tu je možné bránu NAND vytvoriť pomocou brán AND a NOT. Takže potrebujeme tri logické hradlá na výrobu polovice odčítacieho obvodu, konkrétne bránu EX-OR, bránu NOT a bránu NAND.
Kombinácia brány AND a brány NOT vytvára inú kombinovanú bránu s názvom NAND Gate. Výstup brány Ex-OR bude bitom Difference a výstupom brány NAND bude bit Borrow pre rovnaké vstupy A&B.
Brána AND
Brána AND je jeden typ digitálnej logickej brány s viacerými vstupmi a jedným výstupom a na základe kombinácií vstupov bude vykonávať logickú spojku. Keď sú všetky vstupy tejto brány vysoké, potom bude výstup vysoký, inak bude nízky. Logický diagram brány AND s pravdivou tabuľkou je uvedený nižšie.
AND Gate and Truth Table
NIE brána
NOT-gate je jeden typ digitálnej logickej brány s jedným vstupom a na základe vstupu bude výstup obrátený. Napríklad, keď je vstup brány NOT vysoký, bude výstup nízky. Logický diagram brány NOT s tabuľkou pravdy je uvedený nižšie. Použitím tohto typu logickej brány môžeme vykonávať brány NAND a NOR.
NIE tabuľka brány a pravdy
Brána Ex-OR
Brána Exclusive-OR alebo EX-OR je jeden typ digitálnej logickej brány s 2 vstupmi a jedným výstupom. Fungovanie tejto logickej brány závisí od brány OR. Ak je ktorýkoľvek zo vstupov tejto brány vysoký, potom bude výstup brány EX-OR vysoký. Tabuľka symbolov a pravdy EX-OR je uvedená nižšie.
Tabuľka brán a pravdy XOR
Polovodičový obvod pomocou Nand Gate
Návrh odčítača je možné vykonať pomocou pomocou logických brán ako brána NAND a brána Ex-OR. Aby sme mohli navrhnúť tento polovodičový obvod, musíme poznať dva pojmy, a to rozdiel a výpožička.
Polovodičový obvod pomocou Nand Gate
Ak monitorujeme opatrne, je celkom zrejmé, že rozmanitosť operácií vykonávaných týmto obvodom, ktorá presne súvisí s operáciou brány EX-OR. Preto môžeme na zmenu jednoducho použiť bránu EX-OR. Rovnakým spôsobom je možné výpožičku vyprodukovanú obvodom polovičnej sčítačky jednoducho dosiahnuť použitím zmesi logických brán ako AND-gate a NOT-gate.
Tento HS môže byť navrhnutý aj s použitím brán NOR, kde je na ich výstavbu potrebných 5 brán NOR. Schéma zapojenia polovičný odčítač pomocou brán NOR je znázornená ako:
Polovičný odčítavač pomocou Nor Gates
Tabuľka pravdy
Prvý bit | Druhý bit | Rozdiel (EX-OR Out) | Požičať si (NAND Out) |
0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 |
Kód VHDL a Testbench
Kód VHDL pre polovičný odčítač je vysvetlený nasledovne:
knižnica IEEE
použite IEEE.STD_LOGIC_1164.ALL
použite IEEE.STD_LOGIC_ARITH.ALL
použite IEEE.STD_LOGIC_UNSIGNED.ALL
entita Half_Sub1 je
Port (a: v STD_LOGIC
b: v STD_LOGIC
HS_Diff: out STD_LOGIC
HS_Borrow: out STD_LOGIC)
koniec Half_Sub1
behaviorálna architektúra Half_Sub1 je
začať
HS_Diff<=a xor b
HS_Borrow<=(not a) and b
The testbench kód pre HS je vysvetlené nižšie:
KNIŽNICA IEEE
USE ieee.std_logic_1164.ALL
ENTITY HS_tb IS
KONIEC HS_tb
ARCHITEKTÚRA HS_tb IS HS_tb
KOMPONENT HS
PORT (a: IN std_logic
b: IN std_logic
HS_Diff: OUT std_logic
HS_Borrow: OUT std_logic
)
KONCOVÁ KOMPONENTA
signal a: std_logic: = ‘0’
signál b: std_logic: = ‘0’
signál HS_Diff: std_logic
signál HS_Borrow: std_logic
ZAČAŤ
novinka: HS PORT MAP (
a => a,
b => b,
HS_Diff => HS_Diff,
HS_borrow => HS_borrow
)
stim_proc: proces
začať
do<= ‘0’
b<= ‘0’
počkaj 30 ns
do<= ‘0’
b<= ‘1’
počkaj 30 ns
do<= ‘1’
b<= ‘0’
počkaj 30 ns
do<= ‘1’
b<= ‘1’
počkaj
ukončiť proces
KONIEC
Celý odčítavač pomocou polovičného odčítavača
Úplný odčítač je kombinačné zariadenie, ktoré prevádzkuje funkciu odčítania pomocou dvoch bitov a je minuend a subtrahend. Obvod uvažuje o zapožičaní predchádzajúceho výstupu a má tri vstupy s dvoma výstupmi. Tri vstupy sú minuend, subtrahend a vstup prijatý z predchádzajúceho výstupu, ktorý je vypožičaný, a dva výstupy sú rozdiel a vypožičané.
Logický diagram úplného odčítavača
Tabuľka pravdy pre plný odčítač je
| Vstupy | Výstupy | |||
| X | Y | Yin | FS_Diff | FS_Borrow |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |
S vyššie uvedenou tabuľkou pravdy je logický diagram reklamných schém obvodov na implementáciu úplného subtraktora pomocou polovičných subtraktorov uvedený nižšie:
Celý subtraktor pomocou HS
Výhody a obmedzenia polovičného odčítavača
Výhody polovičného odčítavača sú:
- Implementácia a konštrukcia tohto okruhu je jednoduchá a ľahká
- Tento obvod spotrebúva pri digitálnom spracovaní signálu minimálnu energiu
- výpočtové funkcie možno vykonávať pri zlepšených rýchlostiach
Obmedzenia tohto kombinačného obvodu sú:
Aj keď v mnohých operáciách a funkciách existujú rozsiahle aplikácie polovodiča, existuje niekoľko obmedzení a sú to:
- Obvody s polovičným subtraktorom nebudú akceptovať „výpožičku“ z predchádzajúcich výstupov, čo je zásadná nevýhoda tohto obvodu.
- Pretože veľa aplikácií v reálnom čase pracuje na odčítaní veľkého počtu bitov, polovičné odčítavacie zariadenia nemajú žiadnu schopnosť odčítania mnohých bitov
Aplikácie polovičného odčítavača
Medzi aplikácie polovičného odčítavača patria nasledujúce aplikácie.
- Polovičný odčítač sa používa na zníženie sily zvukových alebo rádiových signálov
- To môže byť používané v zosilňovačoch na zníženie skreslenia zvuku
- Polovica odčítavača je použitý v ALU procesora
- Môže sa použiť na zvýšenie a zníženie počtu operátorov a tiež na výpočet adries
- Polovica odčítavača sa používa na odčítanie najmenej významných čísel stĺpcov. Na odpočítanie viacciferných čísel ho možno použiť pre LSB.
Z vyššie uvedenej teórie polovičného odčítavača teda konečne môžeme uzavrieť, že pomocou tohto obvodu môžeme odčítať od jedného binárneho bitu od druhého, aby sme poskytli výstupy ako Difference a Borrow. Podobne môžeme navrhnúť polovičný subtraktor pomocou obvodu hradiel NAND, ako aj brán NOR. Ostatné známe pojmy sú polovičný odčítač verilogový kód a ako sa dá nakresliť schematický diagram RTL?
